

Technische Roadmap für Chip-Package-Board (CPB) Designmethoden definieren. Mindestens 8 Jahre Erfahrung in Halbleiterentwicklung oder EDA-Umgebungen erforderlich. Beschleunigung der Designkonvergenz ist ein Hauptvorteil.

Entwicklung und Optimierung von SiC-Epitaxie-Prozessen für zuverlässige Bauteile. Mindestens 5 Jahre Erfahrung in SiC-Epitaxie erforderlich. Möglichkeit zur Mitarbeit an weltklasse Bauteilen.


Unterstützung von Chip-Designern im EDA-Software-Tool- und Mixed-Signal-IC-Entwicklungsfluss. Erfordert Programmierkenntnisse in Python, Perl, Tcl, SKILL und Erfahrung mit EDA-Tools. Bietet die Möglichkeit, KI-gestützte Methoden einzuführen.

Entwicklung und Optimierung von SiC-Epitaxie-Prozessen für Weltklasse-Bauteile. Mindestens 5 Jahre Erfahrung in SiC-Epitaxie und Prozessoptimierung. Fließende Englischkenntnisse.

Entwicklung von Algorithmen für effiziente Inferenz, Systemarchitektur-Definition und Datenpipeline-Entwicklung. Erforderlich ist ein Bachelor-Studium in einem technischen Feld. Bietet die Möglichkeit zur Mitarbeit an Dekarbonisierungs- und Digitalisierungslösungen.

Erstellung und Definition von Verifikationsplänen für digitale Mixed-Signal-Designs. Mindestens 6 Jahre Erfahrung in Digital Verification. SystemVerilog, UVM und Verifikationswerkzeuge sind erforderlich. Möglichkeit zur Weiterentwicklung von Methoden und Flows.

Durchführung von Schulungen für die CathWorks (CWX) Suite, einschließlich theoretischer Schulungen und Unterstützung bei klinischen Verfahren. Mindestens 4 Jahre Erfahrung in der Technologieimplementierung im Gesundheitswesen. Umfangreiche Reisebereitschaft.

Entwicklung von KI-Agenten zur Automatisierung der IC-Produktentwicklung. Erforderlich sind gute Python-Kenntnisse. Möglichkeit zur Optimierung von Halbleiterdesign- und Verifikationsprozessen.



Digitale Prozessoptimierung und Product Lifecycle Management für Halbleiterprodukte. Python-Programmierkenntnisse erforderlich. Möglichkeit zur Weiterentwicklung in einem internationalen Team.

Führe digitale Verifikation von komplexen Designs, inklusive ASIC und SoCs. Mindestens 8 Jahre Erfahrung in digitaler Verifikation und 3 Jahre Führungserfahrung sind erforderlich. Bietet höhere Vergütung basierend auf Expertise.
Schnell & unkompliziert mit einem Klick bewerben.
Mit deinem Profil auf karriere.at.