28 Digital Jobs Villach

Erstellung und Definition von Verifikationsplänen für digitale Designs. Mindestens 6 Jahre Erfahrung in digitaler Verifikation, SystemVerilog und UVM sind erforderlich. Englischkenntnisse sind ein Vorteil.

Entwicklung digitaler Lösungen zur Automatisierung von Workflows und zur Optimierung von Produktlebenszyklus-Management-Systemen. Praktische Programmiererfahrung mit Python ist erforderlich. Bietet die Möglichkeit, an der digitalen Transformation mitzuwirken.

Simulation von Halbleiterbauelementen, Schaltungen und Intermediate Bus Converters. Erforderlich: Erfahrung mit Halbleitersimulationstools (z.B. Cadence, Synopsys, Siemens EDA, ANSYS). Vorteil: Automatisierung von Simulationsworkflows mit Python oder MATLAB.

Analyse von analogen Mixed-Signal-Schaltungen, Simulation und Messung von Leistungswandlern, ADCs, Oszillatoren und Energiemanagementsystemen. Untersuchung von Methoden zur Leistungsanalyse. Datenverarbeitung mit KI/ML-Lösungen für EDA-Workflows. Grundkenntnisse in KI/ML und Python sind erforderlich. Möglichkeit zur Masterarbeit.

Definition von DCDC Intermediate Bus Converters (IBC) unter Nutzung von Markteinblicken. 8+ Jahre Erfahrung in der Halbleiterindustrie mit Fokus auf Hochfrequenz-, Hochstrom-, Hochleistungs-DC/DC-Designs. Unterstützung von Produkt-Go-to-Market-Aktivitäten.

Design, Analyse und Optimierung von Stromversorgungssystemen für Rechenzentren. 8+ Jahre Erfahrung in Leistungsmodulen und Kenntnisse in Matlab, Simulink, C++, Python sind erforderlich. Bietet wettbewerbsfähige Vergütung.

Erstellung und Optimierung von Webseiten mit einem CMS. Kenntnisse in SEO sind von Vorteil. Möglichkeit zur Datenauswertung mit Tableau zur Leistungsverbesserung.

Automatisierung des IP-Provisionierungsflusses mit agentischer KI. Erfahrung mit CAD-Tools für Design und Verifikation erforderlich. Möglichkeit, den Chip-Entwicklungsfluss kennenzulernen.

Entwurf von Hochleistungs-ADCs (SAR, Pipeline, Sigma-Delta, Flash) und analogen Bausteinen. Mindestens 5 Jahre Erfahrung im Mixed-Signal-IC-Design mit erfolgreichen Tape-outs. Python/MATLAB-Kenntnisse für Modellierung.

UVM-basierte IP- und SoC-Verifikation, Entwicklung von Testbenches und Debugging. Mindestens 10 Jahre Erfahrung in ASIC-Verifikation. KI/ML-Anwendung zur Effizienzsteigerung.

Erstellung und Definition von Verifikationsplänen für digitale Mixed-Signal-Designs. Erstellung und Verbesserung von Verifikationsumgebungen in SystemVerilog mit UVM. 6+ Jahre Erfahrung in Digital Verification. Möglichkeit zur Weiterentwicklung von Methoden und Flows.